<html>
<head>
<meta http-equiv="Content-Type" content="text/html; charset=utf-8" />
<link href="../css/style.css" rel="stylesheet" type="text/css"/>
</head>
<body>
<h1>2. Микроархитектура процессоров 8086 и Pentium Pro</h1>
<p class="article">
Микропроцессор 8086 ориентирован на выполнение команд параллельно с
их выборкой и может быть условно разделен на две части, работающие
асинхронно: устройство сопряжения с внешними шинами (УС) и устройство
обработки (УО). Устройство сопряжения обеспечивает формирование
20-разрядного физического адреса памяти, выборку команд и операндов
из памяти, организацию очередности команд и запоминание результатов
выполнения команд в памяти. В состав УС входит шесть 8-разрядных регистров
очереди команд, четыре 16-разрядных сегментных регистра, 16-разрядный регистр
обмена и 16-разрядный сумматор адреса, интерфейс с
внешними шинами. Регистры очереди команд организованы по принципу
FIFO - «первым пришел - первым вышел». УС готово выполнить цикл выборки 16-разрядного
слова из памяти всякий раз, когда в очереди освобождаются, по меньшей мере,
два байта, а УО извлекает из очереди команды
по мере их выполнения. При выполнении команд передачи управления,
например условных и безусловных переходов, очередь очищается УС и
начинает заполняться заново.
</p>
<div class="image">
	<img src="../img/img1.png" />
	<p>Микроархитектура процессора 8086</p>
</div>
<p class="article">
Устройство обработки предназначено для выполнения операций по обработке данных и
состоит из устройства микропрограммного управления (УМУ), 16-разрядного АЛУ,
восьми 16-разрядных регистров общего назначения и регистра признаков. Команды из
очереди, сформированной УС, поступают в УМУ, где декодируются и выполняются в
16-разрядном АЛУ согласно процедурам, записанным в памяти микропрограмм.
Последовательное выполнение команд обеспечивается секвенсором команд, часть
которого (регистр счетчика команд IP) изображена в составе УС, т.к.
именно УС записывает в IP смещение следующей команды, т.е. положение
новой команды относительно начала сегмента команд. УО обменивается
данными с УС через внутреннюю 16-разрядную шину и регистр обмена. 
</p>
<div class="image">
	<img src="../img/img2.png">
	<p>Микроархитектура процессоров семейства Pentium Pro
</p>
</div>
<p class="article">
Для сравнения приводится микроархитектура процессоров шестого поколения
Pentium Pro. Как видно, архитектура со времени 8086 претерпела не только
количественные (разрядность внутренних и внешних шин данных, регистров),
но и существенные качественные изменения. Pentium Pro имеет суперскалярную
архитектуру, т.е. может одновременно выполнять несколько команд за один такт.
Эту возможность обеспечивают несколько АЛУ - два блока целочисленной арифметики
и два блока с плавающей точкой. Другая важная особенность – т.н. динамическое
исполнение – команды разбиваются на простейшие операции, порядок независимого
исполнения которых определяется блоком «завершения и удаления микрокоманд»
с буферами переупорядочивания и пулом микрокоманд. На рисунке представлены
обозначения микропроцессоров для принципиальных электрических схем, на которых
видны внешние шины и сигналы 16-разрядного 8086 и 32-разрядного 80486.
</p>

</body>
</html>
